BSCAN - 多个端口寻址缓冲器（BSCAN - 1）


Newsletter Subscription

Reference Design Logo莱迪思的BSCAN - 1是多边界扫描测试访问端口（TAP）可寻址缓冲功能，可以通过标准的IEEE 1149.1接口访问。与3个本地扫描端口（LSP）一起，可以构成BSCAN - 1功能，可作为分层端口，能够添加和删除本地扫描链，以改进测试吞吐量。可以单独访问LSP或每次访问两个或三个端口的组合，以简化类似器件的测试流程。正如IEEE 1149.1标准的定义，可以对指令寄存器和各种测试数据寄存器进行扫描，执行莱迪思BSCAN - 1的功能。 16个状态的状态机TAP控制器提供了针对该器件的主要控制。

立即跳转到

框图

Alternate Text

性能和尺寸

器件系列 经测试的器件* 语言 速度等级 设计资源 fMAX
(MHz)		 I/O 结构资源
MachXO2™1 LCMXO2-256HC-5TG100C Verilog & VHDL -5 182 LUTs >30 24 N/A
MachXO™1 LCMXO256C-3T100C Verilog & VHDL -3 182 LUTs >30 24 N/A
LatticeXP2™1 LFXP2-5E-5M132C Verilog & VHDL -5 182 LUTs >30 24 N/A
ispMACH® 4000ZE2 LC4128ZE-5TN100C Verilog & VHDL -5 (ns) 101 Macrocells >40 24 N/A
ispMACH 4000V/B/C/Z2 LC4128V-27T100C Verilog & VHDL -2.7 (ns) 101 Macrocells >70 24 N/A
Platform Manager™3 LPTM10-1247-3TG128CES Verilog & VHDL -3 182 LUTs >30 24 N/A

1. 使用指定的测试器件和Lattice Diamond™1.2软件产生性能和使用特性。
2. 使用指定的测试器件和ispLEVER Classic 1.4软件产生性能和使用特性。
3. 使用指定的测试器件和ispLEVER 8.1 SP1软件（入门或完整许可证版本）产生性能和使用特性。

* 可能还可以用于其它器件

注：上面显示的性能和设计资源只是估计值。实际结果可能有所不同，取决于所选择的参数，时序的约束，以及所选的器件。若要了解详细信息，请参见设计文档。除非另有说明，所有的编码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
BSCAN1 - Multiple Boundary Scan Port Addressable Buffer - Source Code
RD1001 7.3 4/18/2011 ZIP 152.4 KB
BSCAN1 - Multiple Boundary Scan Port Addressable Buffer - Documentation
FPGA-RD-02105 7.4 1/29/2021 PDF 993.7 KB

ABOUT LATTICE

SALES

SUPPORT

FOLLOW