アドレス可能なマルチプル･バウンダリ･スキャン･ポート・バッファ


Newsletter Subscription

Reference Design LogoLSC BSCAN-1は標準IEEE1149.1インターフェース経由でアドレス可能なマルチプル･バウンダリ･スキャン･テスト･アクセス・ポート（TAP）のバッファー機能です。3つのローカル・スキャン・ポート（LSP）で、BSCAN-1機能はテスト処理能力向上のために、ローカル･スキャン･チェインを追加もしくは削除して階層構造のポートを構築できます。また、LSPは個々にあるいは2つか3つのポートを同時にまとめてアクセスでき、似通ったデバイスのテスト･フローを整備できます。IEEE標準1149.1定義のように、インストラクション･レジスタと種々のテスト･データ･レジスタはLSC BSCAN-1機能実行のためにスキャン可能です。16値のステート･マシーンTAPコントローラはデバイスにメイン･コントロールを与えます。

Jump to

ブロック ダイアグラム

Alternate Text

パフォーマンスとサイズ

デバイス ファミリ デバイスをテスト* 言語 速度
グレード		 使用率 fMAX
(MHz)		 I/O アーキテクチャ
リソース
MachXO2™1 LCMXO2-256HC-5TG100C Verilog
& VHDL		 -5 182 LUTs >30 24 N/A
MachXO™1 LCMXO256C-3T100C Verilog
& VHDL		 -3 182 LUTs >30 24 N/A
LatticeXP2™1 LFXP2-5E-5M132C Verilog
& VHDL		 -5 182 LUTs >30 24 N/A
ispMACH® 4000ZE2 LC4128ZE-5TN100C Verilog
& VHDL		 -5 (ns) 101 マクロセル >40 24 N/A
ispMACH 4000V/B/C/Z2 LC4128V-27T100C Verilog
& VHDL		 -2.7 (ns) 101 マクロセル >70 24 N/A
Platform Manager™3 LPTM10-1247-3TG128CES Verilog
& VHDL		 -3 182 LUTs >30 24 N/A

1.パフォーマンスと使用率の特性を指定したテスト デバイスを使用して生成とラティスDiamond™ 1.2ソフトウェア。
2. パフォーマンスと使用率の特性は ispLEVER 古典的な 1.4 ソフトウェアで指定されたテスト デバイスを使用して生成されます。
3. パフォーマンスと使用率の特性 ispLEVER 8.1 SP1 ソフトウェア (スターターまたはフルライセンス バージョン) で指定したテスト デバイスを使用して生成されます。

*他のデバイスでも作動します。

注意: 上記の性能と設計サイズは概算見積もりです。実際の結果は選択したパラメータ、タイミング制約、デバイス実装によって変わります。詳細は設計のドキュメントをご覧下さい。全てのコーディングと設計は、特に注意書きがない限りPCプラットフォーム上で行いました。

Documentation

Technical Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
BSCAN1 - Multiple Boundary Scan Port Addressable Buffer - Source Code
RD1001 7.3 4/18/2011 ZIP 152.4 KB
BSCAN1 - Multiple Boundary Scan Port Addressable Buffer - Documentation
FPGA-RD-02105 7.4 1/29/2021 PDF 993.7 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

会社情報

購入する

サポート

FOLLOW