1553编码器/解码器

Reference Design LogoMIL-STD-1553是一款用于航空电子系统的低速串行总线。该参考设计使用了1553、同步模式插入和验证、数据串行化和解串以及奇偶校验和插入功能,实现了应用所需的Manchester II编码和解码。

立即跳转到

框图

Alternate Text Alternate Text

性能和尺寸

  语言 测试机 性能
经测试的器件* 设计资源 报告频率
解码器 Verilog LFEC20E-4 53 SLICE 8 MHz
解码器 Verilog LFXP10E-4 53 SLICE 8 MHz
编码器 Verilog LFEC20E-4 39 SLICE 2 MHz
编码器 Verilog LFXP10E-4 39 SLICE 2 MHz

*可能还可用于其他器件。

注:上面显示的性能和设计尺寸仅为估计值。实际结果可能根据所选的参数、时序约束以及所选的器件不同而不同。请参见设计文档,了解详细信息。除非另有说明,所有的代码和设计工作都是在同一PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
Encoder/Decoder - Source Code for LatticeXP
RD1021 4/1/2005 ZIP 472.7 KB
Encoder/Decoder - Source Code
RD1021 7/1/2004 ZIP 32.9 KB
Encoder/Decoder
Also download the ECP/EC source code and XP source code below
RD1021 7/1/2004 PDF 64 KB