1553エンコーダ/デコーダ

Reference Design LogoMIL-STD-1553は、航空電子システムに使用される低速シリアルバスです。このリファレンス設計は、1553で要求されるマンチェスタIIのエンコードとデコードを実現し、同期パターン挿入と識別、データの直列化と並列化、パリティ検査と挿入機能を備えています。

Jump to

ブロック ダイアグラム

Alternate Text Alternate Text

パフォーマンスとサイズ

  言語 テストベンチ 性能
デバイスをテスト* サイズ 動作周波数
デコーダ Verilog 有り LFEC20E-4 53 SLICEs 8 MHz
デコーダ Verilog 有り LFXP10E-4 53 SLICEs 8 MHz
エンコーダ Verilog 有り LFEC20E-4 39 SLICEs 2 MHz
エンコーダ Verilog 有り LFXP10E-4 39 SLICEs 2 MHz

*他のデバイスでも同様に作動します。

注意: 上記の性能と設計サイズは概算見積もりです。実際の結果は選択したパラメータ、タイミング制約とデバイス実装によって変ります。詳細は設計のドキュメントをご覧下さい。全てのコーディングと設計は、特に注意書きがない限りPCプラットフォーム上で行いました。

Documentation

Technical Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
Encoder/Decoder - Source Code for LatticeXP
RD1021 4/1/2005 ZIP 472.7 KB
Encoder/Decoder - Source Code
RD1021 7/1/2004 ZIP 32.9 KB
Encoder/Decoder
Also download the ECP/EC source code and XP source code below
RD1021 7/1/2004 PDF 64 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.