JESD204 ADC参考设计

相关产品

Reference Design LogoLatticeECP2M提供JESD204规范的无缝支持,它涉及到高速的模数转换器(ADC)。该标准允许前端数据采集利用一个低开销、高速的串行链路来支持纯数据传输。

Lattice和Linear Technology合作提供了一个参考设计,使用低成本的LatticeECP2M FPGA,一块Lattice SERDES评估板和各种Linear Technology提供的符合JESD204标准的元器件,包括一个105Msps高速ADC。这为设计人员提供了一个理想的平台,通过基于FPGA的串行数据采集和处理,实现低成本、低功耗和小尺寸的解决方案。

可获得的资料:

  • 莱迪思JESD204参考设计
  • Perl脚本用于数据导出,包含在下载文件中

还需要:

  • LatticeECP2M SERDES 评估板
  • 你还需要这些Linear Technology的产品:†
    • 高速串行ADC电路DC1151A-A
    • 高速ADC时钟源1216A-A
    • 高速ADC测试器DC1164A
    • PScope软件程序K62版

† 请联系Linear Technology销售人员了解这些产品的价格和供货情况。

Jump to

块关系图

Alternate Text

性能和大小

配置 资源使用情况 fMAX (MHz)2
Slices REGs EBRs
有Reveal 475 453 65 164.4
无Reveal 132 165 0 174.9

1) ECP2M50E-6F672C使用ispLEVER v7.1。请参见用户指南了解更多详细信息。
2) fMAX是指geared (¸2)时钟。

文档

资讯资源
标题 编号 版本 日期 格式 文件大小
选择全部
Wireless Solutions Brochure
I0197 3.0 8/14/2012 PDF 2 MB
Lattice HetNet Solutions Brochure
I0234 1.0 11/12/2013 PDF 2.2 MB