| 经测试的器件* |
语言 |
性能 |
I/O 引脚 |
设计占用资源 |
版本 |
| LCMXO2-1200HC-6TG144CES |
Verilog |
> 80 MHz |
80 |
185 LUTs |
1.1 |
| LCMXO2-1200HC-6TG144CES |
VHDL |
> 80 MHz |
80 |
190 LUTs |
1.1 |
| LCMXO1200C-3T144C |
Verilog |
> 80 MHz |
80 |
182 LUTs |
1.1 |
| LCMXO1200C-3T144C |
VHDL |
> 80 MHz |
80 |
187 LUTs |
1.1 |
1. 通过运行莱迪思设计软件的时序分析得到Max时钟频率。合并至您的设计后，请运行时序仿真。
* 可能可以用其他器件工作。
注：以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数，时序约束和所用的器件。若要了解更详细的情况，请查阅设计文件。除非另有说明，所有的代码和设计工作都是在PC平台上完成的。