MDIO (管理数据输入/输出接口)外设 - WISHBONE兼容

相关产品

LatticeReferenceDesign-Logo此参考设计实现了IEEE 802.3标准规定的MDIO从器件接口。外设的主要应用是提供一个串行管理接口(SMI),用于以太网媒体访问控制器(MAC)和物理层器件(PHY)之间的数据传输管理。

 

特性

  • 实现IEEE 802.3标准,第22条接口
  • 支持16个寄存器,根据IEEE802.3标准的定义,第22条
  • 可以通过MDIO总线读所有的寄存器
  • 可以通过Wishbone总线读所有的寄存器
  • 可以通过MDIO的总线对所有的R / WA寄存器进行写操作
  • 可以通过Wishbone总线对所有的ROb寄存器进行写操作
  • 可以用Wishbone总线设置从PHY地址

Jump to

块关系图

Alternate Text

性能和大小

经测试的器件* 性能 I/O 引脚 设计占用资源 版本
LCMXO640C-4T100C >50 MHz 32 450 LUTs 1.1
LFE3-95EA-7FN1156C >150 MHz 32 450 LUTs 1.1

1. 最高时钟频率是通过运行莱迪思设计软件的时序分析得到的。合并至您的设计后,请运行时序仿真。

* 可能可以用其他器件工作。

注: 以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数,时序约束和所用的器件。若要了解更详细的情况,请查阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。

Documentation

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
MDIO Peripheral - WISHBONE Compatible - Source Code
RD1074 1.1 2/19/2010 ZIP 354.1 KB
MDIO (Management Data Input/Output Interface) Peripheral - WISHBONE Compatible
FPGA-RD-02130 1.2 1/31/2021 PDF 1021 KB