ispClock5400D差分时钟缓冲器的单端时钟源

相关产品

Reference Design Logo在实际应用中需要单端LVTTL/ LVCMOS时钟源和超低抖动性能,ispClock5400D系列 CleanClock PLL和FlexiClock输出块提供了一个稳定的解决方案。本文讨论了从ispClock5400D器件产生单端时钟源的必要步骤,将在各种负载条件下满足VOH和VOL的要求。

该参考设计演示了I / O逻辑信号的标准设置、PLL设置,以及如何配置ispClock5400D器件的I2C总线接口。

特性

  • 低抖动LVTTL/ LVCMOS单端时钟源
  • 零延迟时钟缓冲器
  • 可编程的时间和相位偏移
  • 通过I2C的动态器件控制

Jump to

块关系图

Single-Ended Clock Source from ispClock5400D Differential Clock Buffers Block Diagram

性能和大小

经测试的器件* I/Os I2C 块 PLLs 修订版
ispClock5406D or ispClock5410D 9 1 1 1.0

* 可能可以用其他器件工作。

注:以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数,时序约束和所用的器件。若要了解更详细的情况,请查阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。

Documentation

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
Generating a Single-Ended Clock Source from ispClock5400D Differential Clock Buffers Reference Design - Documentation
RD1069 1.0 1/22/2010 PDF 171.3 KB
Generating a Single-Ended Clock Source from ispClock5400D Differential Clock Buffers - Source Code
RD1069 1.0 1/22/2010 ZIP 129.9 KB