| 经测试的器件* |
语言 |
性能 |
I/O引脚 |
设计大小 |
版本 |
| LCMXO640C-3T100C |
Verilog/VHDL |
>80 MHz |
28 |
37 LUTs |
1.1 |
| LC4064ZE-4TN100C |
Verilog/VHDL |
>80 MHz |
28 |
60 个宏单元 |
1.1 |
| LPTM10-12107-3FTG208CES |
Verilog/VHDL |
>80 MHz |
28 |
37 LUTs |
1.1 |
1. 最高时钟频率是通过运行莱迪思设计软件的时序分析获得的。请在与您的设计结合后，运行时序仿真。
* 可能可以在其他器件中工作。
注：上面所列的性能和设计大小都仅是估计值。实际结果可能根据所选的参数、时序限制和器件实现有所不同。请参见设计文档，了解详细信息。若无特别说明，所有的代码和设计工作都是在PC平台上完成的。