| デバイスをテスト* |
言語 |
性能 |
I/Oピン |
サイズ |
リビジョン |
| LCMXO640C-3T100C |
Verilog/VHDL |
>80 MHz |
28 |
37 LUTs |
1.1 |
| LC4064ZE-4TN100C |
Verilog/VHDL |
>80 MHz |
28 |
60 マクロセル |
1.1 |
| LPTM10-12107-3FTG208CES |
Verilog/VHDL |
>80 MHz |
28 |
37 LUTs |
1.1 |
1. 最大クロック周波数はラティス設計ソフトウェアのタイミング解析結果によります。ユーザ回路と統合した後は、タイミングシミュレーションを実行してください。
* これ以外のデバイスでも動作するかもしれません。
注: 上に示された性能とリソースサイズは見積りです。選択されたパラメータ、タイミング制約、およびデバイス・インプリメンテーションに依存して、実際の結果は異なるかもしれません。詳細に関してはデザインのドキュメントを参照してください。特に注記がない限り、すべてのコード記述と設計作業はPCプラットホームで行われました。