WISHBONEインターフェイスを持つI2Sコントローラ

Related Products

Reference Design LogoI2S (Inter-IC Sound) バスは電子システム間のデジタル・オーディオデバイスを接続するための、3線で半二重のシリアルリンクです。本バスは、デジタル・アナログシステムにおけるデータ歪みを引き起こすかもしれないジッタを最小にするために、オーディオデータとクロックを別々に扱います。フィリップス・セミコンダクタによって定義され、I2Sバスは機器メーカーとICメーカーによって広く使用されています。

本参照デザインは、WISHBONEインターフェイスを備え、I2Sを送信マスタか、或いは受信マスタを実装します。

Jump to

ブロック ダイアグラム

Alternate Text Alternate Text

パフォーマンスとサイズ

デザインをI2S送信マスタとして構成した場合の実装結果
デバイスをテスト* 言語 性能 I/Oピン サイズ リビジョン
LCMXO2-1200HC-4TG100CES Verilog > 50 MHz 55 241 LUTs 1.0
LCMXO2-1200HC-4TG100CES VHDL > 50 MHz 55 232 LUTs 1.0
LCMXO1200C-3T100C Verilog > 50 MHz 55 245 LUTs 1.0
LCMXO1200C-3T100C VHDL > 50 MHz 55 236 LUTs 1.0
デザインをI2S受信マスタとして構成した場合の実装結果
デバイスをテスト* 言語 性能 I/Oピン サイズ リビジョン
LCMXO2-1200HC-4TG100CES Verilog > 50 MHz 55 298 LUTs 1.0
LCMXO2-1200HC-4TG100CES VHDL > 50 MHz 55 272 LUTs 1.0
LCMXO1200C-3T100C Verilog > 50 MHz 55 305 LUTs 1.0
LCMXO1200C-3T100C VHDL > 50 MHz 55 280 LUTs 1.0

*これ以外のデバイスでも動作するかもしれません。

注: 上に示された性能とリソースサイズは見積りです。選択されたパラメータ、タイミング制約、およびデバイス・インプリメンテーションに依存して、実際の結果は異なるかもしれません。詳細に関してはデザインのドキュメントを参照してください。特に注記がない限り、すべてのコード記述と設計作業はPCプラットホームで行われました。

Documentation

Technical Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
I2S Controller with WISHBONE Interface Reference Design - Source Code
RD1101 1.1 3/1/2014 ZIP 1.6 MB
I2S Controller with WISHBONE Interface Reference Design Documentation
RD1101 1.1 3/1/2014 PDF 2.4 MB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

会社情報

購入する

サポート

FOLLOW