MDIO IEEE802.3标准45/22控制器

适用于多吉比特管理接口的主/从控制器

你是否在寻找一个快速、简单的方法来开发适用于速率高达100Gb/s光纤以太网的系统管理接口?基于莱迪思小尺寸、低功耗、低成本MachXO3和ECP5 FPGA的解决方案正是您的理想选择。

主/从控制器——经过验证的莱迪思参考设计RD1194支持MDIO IEEE 802.3标准45/22主/从控制器,提供一个简单的Wishbone用户逻辑接口,使得用户能够访问PHY寄存器。该设计拥有通过输入端进行前导码模式选择,能够用于为主数据路径器件分担多端口CFP2/4管理工作。

小尺寸、低功耗、低成本的解决方案——莱迪思FPGA帮助消费电子市场、通信市场和工业市场的设计者们方便、快速地扫除开发障碍并推出新功能。可实现多端口CFP2/4 MDIO MUX、芯片间通信和电平转换。

特性

  • 实现符合IEEE 802.3标准、协议22和协议45的接口
  • 为用户提供简单的Wishbone接口用于访问PHY寄存器
  • 根据协议22通过输入端对PHY地址进行设置
  • 根据协议45通过输入端对PHY地址和器件类型进行设置
  • 根据协议22进行前导码模式选择

框图

MDIO Top Level Block Diagram MDIO Detailed Block Diagram

IP

参考设计

器件

Documentation

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
MDIO Master and Slave Controllers - Documentation
RD1194 1.0 11/1/2013 PDF 1.2 MB
MDIO Master and Slave Controllers - Source Code
RD1194 1.0 11/1/2013 ZIP 415.2 KB