简单sigma - delta模数转换器参考设计目标是在莱迪思的CPLD或FPGA中实现模数转换器。该参考设计支持使用外部的模拟比较器，或选择一个片上的LVDS缓冲器，它具有差分LVDS输入。实现这一参考设计可以取代专用和昂贵的模拟至数字电路（ADC），电源监控器，和/或传感器。
可以用少的逻辑资源实现这个设计，并且具有足够的灵活性来满足各种应用。对于监测各种传感器和系统电源幅度，简单的Σ-Δ ADC是一个最佳的选择。
*可能可以在其它器件中正常工作。
注: 以上所示的性能和设计尺寸只是估计。实际结果可能取决于所选择的参数，时序约束和实现的器件。对于更详细的内容，请查阅设计文件。除非另有说明，所有的代码和设计工作都是在PC平台上完成的。
简单sigma - delta模数转换器参考设计目标是在莱迪思的CPLD或FPGA中实现模数转换器。该参考设计支持使用外部的模拟比较器，或选择一个片上的LVDS缓冲器，它具有差分LVDS输入。实现这一参考设计可以取代专用和昂贵的模拟至数字电路（ADC），电源监控器，和/或传感器。