MIPI DSI受信ブリッジ

DSIレシーバ参照デザイン

柔軟な MIPI(Mobile Industry Processor Interface)DSI(Display Serial Interface)受信ブリッジ ~ MIPI非対応のディスプレイとAP(Application Processor)とのインターフェイスを可能にします。

MIPI DSI RX Diagram

特長

  • 最大4データレーンに対応
  • HS(High Speed)モード受信
  • LP(Low Power)モード送受信
  • 700Mbps動作の2データレーン・ブリッジの消費電力は 20mW typ.
  • 700Mbps動作の4データレーン・ブリッジの消費電力は 32mW typ.
  • ディスプレイ制御用のDCS(Display Command Set)エンコーダを用意
  • DSI形式RGB、YCbCr、及びユーザ定義に対応
  • 出力はクロック、Hsync、Vsyncと共にパラレルRGBバスを最大36ビットまで

Jump to

ブロック図

Alternate Text

ドキュメント

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

If you need a MIPI configuration which doesn't appear as a reference design on this page, contact your local Lattice Sales Office.