快速页模式DRAM控制器

相关产品

Reference Design Logo

快速页模式DRAM拥有比标准DRAM速度高的特点。当在同一地址的行(页)进行存储器访问时,对于第一次访问,需要单一的预充电。然后可以进行该页面的后续访问,没有额外预充电周期的时间损失问题。虽然它对需要更快技术的一些领域已失去了普及性,如双数据速率(DDR)SDRAM,然而当不需要很高的性能时,FPM DRAM仍是一个非常具有成本效益的解决方案。

立即跳转到

框图

性能和大小

经测试的器件* 语言 性能 I/O 引脚 占用资源 修订版
LCMXO2-1200HC-6TG144CES Verilog >200MHz 47 56 LUTs 2.3
LCMXO2-1200HC-6TG144CES VHDL >200MHz 47 55 LUTs 2.3
LC4256ZE-5TN100C Verilog >165MHz 47 42 Macrocells 2.3
LC4256ZE-5TN100C VHDL >165MHz 47 43 Macrocells 2.3
M4A3-128/64-55VC Verilog >90MHz 47 42 Macrocells 2.3
M4A3-128/64-55VC VHDL >90MHz 47 43 Macrocells 2.3
ispLSI5128VE-180LT128 Verilog >100MHz 47 42 Macrocells 2.3
ispLSI5128VE-180LT128 VHDL >100MHz 47 43 Macrocells 2.3
LCMXO256E-5T100C Verilog >200MHz 47 55 LUTs 2.3
LCMXO256E-5T100C VHDL >200MHz 47 55 LUTs 2.3
LFXP2-5E-5M132C Verilog >200MHz 47 56 LUTs 2.3
LFXP2-5E-5M132C VHDL >200MHz 47 55 LUTs 2.3

* 也可用其他器件。

注: 以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数,时序约束和所用的器件。若要了解更详细的情况,请查阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
Fast Page Mode SDRAM Controller - Documentation
Also download the source code below
RD1014 2.3 11/8/2010 PDF 95.3 KB
Fast Page Mode SDRAM Controller - Source Code
RD1014 2.3 11/8/2010 ZIP 110.4 KB
Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.