セキュリティ及び監視ソリューション

センサ・ブリッジングからカメラISP及びDVRソリューションまで

Security Surveillance SolutionsラティスのFPGAを使用すると、イメージセンサとのブリッジングを実装したり、単一FPGAデバイスでカメラ及びDVRソリューションをフル実装したりすることができます。

ラティスはHiSPiやsub-LVDS、またはMIPI CSI-2インターフェイス・プロトコルによってイメージセンサと直接インターフェイス可能な、複数の製品ファミリを提供しています。

低消費電力でコスト最適化されたFPGAデバイスだけでなく、セキュリティ及び監視市場を対象とした様々なソリューションが、ラティス及びエコシステム・パートナーから提供されています。

Jump to

ブロックダイアグラム

Example Use Cases

Multi Sensor Aggregation / Fusion Cameras

  • Multi Sensor Interfacing and Processing
  • Environmental Sensors
  • Image fusion / proces
  • Audio processing

Edge AI Processing

  • Bridge one or multiple CSI-2 image sensors to processor interface
  • Up to 3 Mb of internal RAM for processing
  • Offloads inferencing from CPU for Video Analytics
  • Combine video bridging and edge AI into a single device
  • Optionally eliminate CPU/AP for analytics only

Legacy Camera Aggregation / Video Analytics

  • Video Aggregation
  • Image Processing
  • PCI-e I/F to Host
  • sensAI Video Analytics

Reference Designs

Human Face Identification

Reference Design

Human Face Identification

Uses a Convolutional Neural Network in the ECP5 FPGA to detect a human face, and match to known registered faces. Can be adapted to work with any other object.
Human Face Identification
人感検出

Reference Design

人感検出

Uses Lattice sensAI IP to continuously search for the presence of a human and reports results. Can be adapted to detect any other object.
人感検出

Demos

Human Face Identification

Demo

Human Face Identification

Register and identify faces without retraining, eliminating the need for uploading images and lengthy retraining using a GPU.
Human Face Identification
ハンドジェスチャ検出

Demo

ハンドジェスチャ検出

iCE40 UltraPlus™ FPGA上で起動するLattice SensAI ベースのハンドジェスチャ検出はビジョンベースのヒューマンコンピュータインタラクション向けに低コストで電力効率の良いソリューションを提供します
ハンドジェスチャ検出
人感検出

Demo

人感検出

Uses an artificial intelligence (AI) algorithm to detect human presence with either the powerful ECP5 FPGA, or small, low-power iCE40 UltraPlus FPGA.
人感検出

IP Cores

CNN Plus Accelerator IP

IP Core

CNN Plus Accelerator IP

Implement Ultra-Low Power AI solutions with CNNs. Configure up to 16-bit widths. Works with Lattice Neural Network Compiler software tool.
CNN Plus Accelerator IP
CSI-2 / DSI D-PHY トランスミッタ

IP Core

CSI-2 / DSI D-PHY レシーバ

IP Core

CSI-2 / DSI D-PHY レシーバ

MIPI D-PHY はカメラやディスプレイの標準的なインタフェースです。この IP を使用すると FPGA に D-PHY レシーバを実装できます。
CSI-2 / DSI D-PHY レシーバ

Development Kits & Boards

サポート

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.