In-Vehicle Infotainment

Reliable, Secure, Low Power FPGA for IVI Applications

With increasing adoption of mobile-influenced technologies in the modern cars, consumers are expecting smart phone features and functionalities in their car infotainment systems. Lattice’s auto grade FPGAs provide flexible, reliable, safe, and secure integration for In-Vehicle Infotainment (IVI) at lowest power.

  • Enabling low latency multi-sensor interfaces with image processing for realtime information for around vehicle driver awareness
  • Enabling multitude of sensor and display interfaces with smart Human Machine Interface (HMI) using Lattice’s sensAI for In-Vehicle Infotainment systems
  • Enabling reliable, safe, and secure hardware authentication to protect against cyber-attacks while ensuring safety using Lattice FPGA’s hardware-based security and Functional Safety (FuSa)
IVI

Jump to

Block Diagram

Infotainment Systems Overview

Example Use Cases

360° Surround View using CrossLink-NX or ECP5 FPGA

  • 360° Surround-view monitoring system
  • Single-chip 4 camera aggregation & ISP solution
  • Interface to different camera sensors and display devices
  • Low latency and future proof

E-Mirror Application using CrossLink-NX, ECP5, or LatticeXP2 FPGA

  • The camera sensor and Display interface support
  • Low power consumption for better thermals
  • Single-chip sensor aggregation and ISP solution
  • Promotes driver safety with better blind spot detection and night vision

Sensor Fusion & Aggregation over MIPI SERDES using CrossLink-NX

  • Up to 14 sensor aggregation with virtual channel support
  • Large on-chip memory for the faster frame and edge processing
  • Up to 10Gbps MIPI CSI-2 support for interface with MIPI SERDES technologies
  • Low power device with smaller footprint and security

Full-Featured ISP Pipeline for CrossLink-NX and ECP5

  • Full functional universal Image Signal Processing pipeline
  • User-configurable parametrizable IP
  • An image sensor interface independent with support for High Dynamic Range (HDR)
  • Optimized Lattice FPGA architecture

Sensor aggregation with transmission up to 10m

  • Real-time image and data transfer using Auto SERDES chipsets
  • Sensor aggregation and fast data transfer without skew
  • Longer and cheaper wiring with low EMI
  • Heterogeneous sensor interfaces with FPGAs

Driver Display overlay using CrossLink-NX and ECP5

  • Flexibility to support multiple display interfaces, like DSI, eDP
  • Display processor functionality that is configurable
  • Overlay capability of driver notifications at low power solution for better thermals

Hardware-based SecureBoot and Supply Chain Security

  • NIST compliant Platform Firmware Resiliency (PFR) for ADAS/ DA Domain Controllers
  • Real-time Protect, Detect and Recover for non-bypassable security to cover vulnerable attack points
  • Scalable solution with nanosecond level response for all firmware on the board

Chain of Trust Implementation for Automotive ECUs

  • Hardware Root-of-Trust is the first link in chain of trust that protects entire car system and ECUs
  • Hardened device configuration engine cryptographically authenticates MachXO3D’s configuration image at power-on
  • Embedded security block provides cryptographic functions to authenticate other platform firmware at for the Automotive ECU power-on
  • With instant-on capability MachXO3D is the first device to boot up securely on the platform and as such is an excellent anchor for Chain of Trust

Reference Designs

4 入力 1 出力 MIPI CSI-2 アグリゲーション・リファレンスデザイン

Reference Design

4 入力 1 出力 MIPI CSI-2 アグリゲーション・リファレンスデザイン

ラティス 4 入力 1 出力 MIPI CSI-2 イメージ・アグリゲーション・リファレンスデザイン は 4 つのイメージセンサからのデータを 1 つのデータとして HDMI 経由で出力するデザインを提供
4 入力 1 出力 MIPI CSI-2 アグリゲーション・リファレンスデザイン
MIPI CSI-2 / DSI - OpenLDI I/F ブリッジ・リファレンスデザイン

Reference Design

MIPI CSI-2 / DSI - OpenLDI I/F ブリッジ・リファレンスデザイン

CrossLink ファミリ向けリファレンスデザインは、MIPI DSI 出力のモバイルプロセッサや MIPI CSI-2 出力のイメージセンサと OpenLDI 入力のディスプレイを接続
MIPI CSI-2 / DSI - OpenLDI I/F ブリッジ・リファレンスデザイン
N Input to 1 Output MIPI CSI-2 Side-by-Side Aggregation

Reference Design

N 入力 - 1 出力 MIPI CSI-2 カメラ・アグリゲーション・ブリッジ

Reference Design

N 入力 - 1 出力 MIPI CSI-2 カメラ・アグリゲーション・ブリッジ

CrossLink ファミリ用リファレンスデザインは、最小のレイテンシで複数の MIPI CSI-2 イメージセンサーをアプリケーションプロセッサに接続
N 入力 - 1 出力 MIPI CSI-2 カメラ・アグリゲーション・ブリッジ

Demos

DisplayPort 伝送デモ

Demo

DisplayPort 伝送デモ

低消費電力、量産型ECP5向けのDisplayPort 1.4aインターフェース
DisplayPort 伝送デモ
DisplayPort 受信デモ

Demo

DisplayPort 受信デモ

低消費電力で生産価格のECP5用DisplayPort 1.4aインターフェース
DisplayPort 受信デモ
3D Depth Mapping

Demo

3D Depth Mapping

Determines the distance between an embedded device and an object using a Semi-Global Block Matching (SGBM) algorithm to determine 64 different disparity levels
3D Depth Mapping

IP Cores

CSI-2 / DSI D-PHY レシーバ

IP Core

CSI-2 / DSI D-PHY レシーバ

MIPI D-PHY はカメラやディスプレイの標準的なインタフェースです。この IP を使用すると FPGA に D-PHY レシーバを実装できます。
CSI-2 / DSI D-PHY レシーバ
FPD-Link トランスミッタ

IP Core

FPD-Link トランスミッタ

OpenLDI / FPD-Link / LVDS トランスミッタ・インタフェース IP は ピクセルデータフォーマットのビデオデータを FPD-Link やその他の LVDS ディスプレイインタフェースへ変換します。
FPD-Link トランスミッタ
FPD-Link レシーバ

IP Core

FPD-Link レシーバ

OpenLDI / FPD-Link / LVDS レシーバ・インタフェース IP はプロセッサからの OpenLDI / FPD-Link / LVDS 入力をピクセルクロックドメインへ変換します。この IP は他の IP 組み合わせて MIPI DSI ディスプレイインタフェース変換として使用されます。
FPD-Link レシーバ
SubLVDS イメージセンサーレシーバ

IP Core

SubLVDS イメージセンサーレシーバ

MIPI D-PHY モジュラー IP - SubLVDS イメージセンサビデオデータをピクセルクロックドメインに変換
SubLVDS イメージセンサーレシーバ

Automotive Quality & Safety Standard

Support

技術サポート

技術サポートが必要な方はこちら

品質と信頼性

品質と信頼性に関する資料はこちら

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.