Lattice Blog

Share:

増えすぎた信号とインターフェースの課題を解決

Solving Embedded Challenges
Posted 11/07/2017 by Joel Coplen

Posted in

最先端のマイクロコントローラと組込みプロセッサの設計には特有の課題があります:不十分なI/Oとインターフェースです。今日の組込みシステムはこれまで以上にリアルタイムデータと制御要件が必要になっています。I/O要件の中には、モニタ制御、側波帯割り込み、リセット信号など向けの I2C、SPI、PWM(パルス幅変調)出力などのインターフェースが含まれる場合があります。組込みプロセッサを搭載した処理リソース、I/O、周辺機器に関して完璧な組み合わせを見つけるのが難しいほどにあなたの組込みシステムは十分特殊です。

低密度のI/O集約型FPGAはこの課題に対する優れたソリューションです。それらデバイスに備えられたI/Oは、オープンドレイン、カレントドライブ、シグナリング標準(LVDSもしくはLVCMOS)などのあらゆるプログラムマブルな設定に対応します。システム設計者はこれらの設定を利用してI2C、MIPI D-PHY、I2S、その他シグナリングプロトコルを実装できます。位相ロックループ(PLL)、プログラマブル遅延素子などの高度な機能プログラム可能な設定を組み合わせることで、ダブルデータレート(DDR)プロトコルやその他ソース同期プロトコル(7:1 LVDS等)も実装することができます。 

FPGAのプログラマブルロジックとメモリブロックをこれらのI / Oとペアリングし、信号集約をはじめ、インターフェイスの多重化、データバッファリングなどの実装が容易になります。これらの機能は、グルーロジックの既存CPLD機能が進化した次の段階です。FPGAでの並列ハードウェア実行は、そのようなシステム実装で大きな利点をもたらし、FPGAを介して実行されるすべてのオペレーションにおいて、レイテンシの予測を可能にします。

簡単な例は、色混合と調光効果を備えた多数のLEDステータス制御を必要とするシステムです。RGB LEDは、通常、これらの機能を可能にするため少なくとも3つの高解像度PWM信号を必要とします。これらのLEDが10個搭載されているシステムでは、30個の専用PWM信号が必要となり、組込みマイクロコントローラで利用可能なリソースを圧迫する可能性があります。

低密度FPGAを使用して、これらのPWMブロックを実装し、組込みマイクロコントローラへのSPIなどの柔軟なインタフェースを実現できます。システム設計者は、既定の色や調光効果などを設定するために使用される柔軟な制御レジスタをFPGAに定義・実装することができます。ユーザフラッシュメモリを内蔵したFPGAは、フラッシュメモリでLED性能に関連する補正情報を保存し、簡単なルックアップテーブルを使用して色補正を施し、このアプリケーションをさらに改良することができます。

これらのアプリケーションの完全なFPGAファミリがMachXO3です。最適化されたロジックリソース数と組み合わされた柔軟性の高いプログラマブルI / Oは、MachXO3デバイスを今日の組込み接続の課題に向けた理想的なソリューションです。ラティスは、MachXO3-9400デバイスでMachXO3ファミリを拡張し、10K LUT以下の製品の中では業界で最も多くのI/Oを提供しています。これらのデバイスをマイクロコントローラや組込みプロセッサに追加することで、I / Oやインタフェースの課題を解決でき、特殊な設計要件に集中して取り組むことができます。

Share:

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.