Lattice Blog

Share:

制御PLDによってボード設計とデバッグを簡素化

Simplify board design and debug with Control PLDs
Posted 05/10/2016 by Shyam Chandra

Posted in

今日の設計者は大きな困難に直面しています。どうしたらより多くの機能をボードに搭載できるか、より速く、安くできるか?この問題を解決する最適な方法は、高度に統合されたASICとSoCを使用してデータパスまたはペイロード機能を実装することです。ただし、すべての大型デバイスを単に接続するだけでは、設計は完成しません。電力管理、レベル変換ブリッジ機能、ボード固有のグルーロジック、シリアルポート、I / O拡張などの追加の制御パス機能が必要になる場合があります。そしてすべての制御パス機能を実装する一番便利な方法は、CPLDや非揮発性FPGAのような単一のプログラム可能なデバイスを統合することです。それを制御PLDと呼びます。

CLPD&非発揮性FPGAについて 

CPLDと非発揮性FPGAは全ての制御パス機能を簡単に、安価で統合できる柔軟性によって知られています。制御PLDはシステム内で最初に起動するデバイスで、他のすべてのコンポーネントを正常にシャットダウンした後、最後にオフになるデバイスです。I/Oは設計の初期段階でほとんどの場合確定しますが、制御PLD内に実装されているロジックは制御、デバッグサイクルを通して変化します。設計者は、特定のフットプリントに対して自由にロジックを追加できます。ロジック使用率がデバイスの容量を超えると、設計をロジック密度の高いデバイスに移行できます(密度シフト)。また、ボードをフィールドに配置した後でも、ボードを工場に持ち帰ることなく設計を変更することができます。

ロジック機能やI/Oの増加では十分でないときもあります。ビデオブリッジのようなアプリケーションは、大きいモニターで画像のシャープさを向上させるため、チップ上の画像バッファリング向けにより良いロジックサポートとより多くの内部メモリを必要とします。他の例は、内蔵ソフトプロセッサを使った設計です。内部コードの大きさは設計とデバッグの間、チップ上のリソースを超える場合があります。そのように、リソースの需要増加に対応するため、、CPLDと非発揮性FPGAはさらに多くの埋め込みチップメモリが必要です。

CPLDおよび不揮発性FPGAの準備はいいですか?

MachXO3デバイスは幅広い密度、I/O機能、そしてパッケージを提供し、CPLDから非発揮性FPGAが必要な制御PLDアプリケーションのスペクトルに対応します。それらのデバイスが強化された機能によって、現代の複雑なシステムの制御PLD需要を満たします。最近、 MachXO3L-9400とMachXO3LF-9400デバイスに384個のI/O、9400 LUT、そしてほぼ0.5Mbの埋め込みRAMが追加され、それはMachXO3ファミリの柔軟性を好み、多くのI/Oやコスト効率の良いパッケージ望む私たちのお客様のフィードバックにより作成されました。これらの新しいデバイスは、サーバー、通信、産業用およびディスプレイ市場に最適であり、予算内に抑えつつ時間通りに、高度のコンポーネントの使用を簡素化します。MachXO3ファミリのローエンドデバイスは、CPLDデバイスにハイエンド機能をもたらします。今では、もっと簡単なシステムにとってもハイエンド不揮発性FPGA機能の利点を発揮できます。

ボードがより複雑になるにつれて、ロジック、性能、およびI/Oの数もそれに追いつく必要があります。当社のラティスMachXO3ラインの拡張ファミリと機能によって、設計者は困難に立ち向かう準備ができるはずです。

Share:

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.