



在FPGA设计中考考虑功耗

莱迪思半导体公司 白皮书

2009年2月

Lattice Semiconductor
5555 Northeast Moore Ct.
Hillsboro, Oregon 97124 USA
Telephone: (503) 268-8000
www.latticesemi.com

功耗是设计的重要组成部分

在设计中通常要考虑功耗。过去，与大多数其他变量（速度/性能、成本、上市时间、风险等）相比，功耗往往被排在较低的优先级。然而在如今的市场，在设计的决策过程中，功耗已经成为一个非常重要的组成部分。这样说是充分理由的。功耗占有很大的系统成本。这里有两个例子：

美国联邦政府估计每年为资料处理中心¹支出4790百万 美元的电费。对于每年这4790百万美元，25 %的费用是直接归因于为资料处理中心的服务器供电，而50 %的费用用于为冷却系统、风扇等供电，以消除运行服务器而产生的热。

平均每个使用传统的功放（功率放大器）满负荷运行的3G蜂窝基站，在美国的支出约为1600美元/年，或在欧洲²的支出约为3200欧元/年。这意味着一个典型的欧洲运营商运行20000个蜂窝基站将消耗58兆瓦，即每年大约折算为620万美元左右。除了这些费用，每个蜂窝基站的消耗导致每个站点每年排放大约11吨的二氧化碳。

很明显，系统运营商认为功耗是一笔很大的运营开支。这些因素制约了构成这些系统的系统设计和电路板的设计。除了运营成本之外，处理由过多的功耗所造成的热问题时，设计的复杂性增加了。市场上对端口的密度和带宽的要求上升了，但是波形因数下降了，迫使工程师对他们项目的进度和预算做出调整。

在众多的系统设计中，FPGA是一种广受欢迎的选择。明智地选择FPGA可以帮助设计人员大大减少与功耗相关的挑战。

新的LatticeECP3器件系列是当今最低功耗、最高性价比的FPGA解决方案

厂商声称其产品具有“最低功耗”是常见的事，设计人员可以持理解，怀疑的态度。然而，下面所述的比较对用户来说是透明的（你可以使用每个供应商的功率计算器软件重复估量这些结果），虽然有很多变量，如密度、器件、温度、活动因子等，对典型应用已做了合理的折衷。你的情况肯定会有所不同，所以莱迪思鼓励你在自己的设计上做实验。莱迪思已经把设计实例的源代码放在网上

<http://www.latticesemi.com/products/fpga/ecp3/lowpower.cfm>

以帮助用户更加容易地用自己的设计约束去做实验。

FPGA器件中的功耗组成部分

设计中采用FPGA产品时，传统上应当考虑4个重要的与功耗相关的部分：

1. 预编程静态（静态）器件功耗
2. 浪涌编程电流：（在完成对器件编程前，浪涌电流/功率）

3. 编程后的静态功耗：“零兆赫兹频率”时器件所消耗的功率

4. 动态功耗：非零频率时器件所增加的功耗。（即 $P=kcV^2f$ ）

预编程静态器件功耗是FPGA器件在被编程之前的功耗。对于静态器件功耗是指FPGA处于非编程状态，但已经加电时的功耗。要充分认识到在此期间该器件不会消耗大量的功率，从概念上来说，FPGA器件可以汲取额外的功耗，以及中止潜在的电源突然短路的情况，以防止成功地初始化电路板上的系统和器件本身。

过去对FPGA供应商而言，浪涌编程电流是一个问题。浪涌编程电流实际上大于典型应用的功耗，并有效地规范电源/整流器的大小。这当然是一个非期望的影响，所有供应商对设计产品都投入了相当的精力，使编程电流（浪涌）控制在典型应用的功耗指标之下。本白皮书将不讨论浪涌，因为在如今的FPGA器件中，这不作为设计的主要部分来考虑。不过，莱迪思继续在数据和软件（PowerCalc）中规范和跟踪浪涌方面的情况。

编程后的静态功耗是FPGA功耗中很大的一部分。这是因为在FPGA中有大量的晶体管（通常是同等的ASIC逻辑的8倍至10倍，不包括配置和多路复用器），所有的晶体管都有少量的泄漏电流。无论晶体管是否被使用，这些晶体管（作为通路开关的多路复用器，RAM等）的泄漏总是存在的并消耗功率。通常情况下，编程后的静态功耗等于或大于先前描述的静态器件功耗。最近的一些创新的方法，如解决强信号栅极和去除晶体管的功耗等，这些都会影响静态功耗。本文将不涉及这些技术。然而不管采样哪种技术，用户最终希望看到低功耗、独立的技术用于实际的设计。

动态功耗是上面所述功耗的最后一部分。动态功耗与 kcV^2f 相关，通常受设计人员所控制。在功耗分析中动态功耗是一个重要的组成部分，并取决于实现设计的类型（总是存在，总是要进行处理，设计的数据通路类型对比唤醒、处理和返回睡眠状态的设计类型），与其他部分静态功耗一起考虑时，通常排在第一或第二位。

环境会影响功耗

正如任何芯片，功耗与温度密切相关。随着器件的加热，由于晶体管的泄漏增加功耗随之增加。在极端情况下，器件的热可以超过制造商的散热规定，晶体管不能够关闭，这种情况被称为热失控。强烈建议设计人员把完成功率分析作为任何FPGA设计过程中的一部分。这样做了之后，设计人员会自信地认为该设计将工作于所设计的环境之中。

可使用各种技术来控制温度，如风扇、散热片、修改设计、I/O标准等。在本文后面将分析温度的影响，将其作为图形数据比较的一部分。


方法

每个FPGA供应商提供不同的（有时是明显不同的）FPGA架构。由于元件大不相同，直接比较是不切实际的，因为实现资源会有很大的变化。例如DSP块、EBR块的大小、SERDES、若干全局时钟布线，甚至是基本的LUT。下面所选择的比较方法是简化变量，关注广大用户共同关心的问题。这些重点领域是LUT、寄存器、I/O、布线和总的EBR存储器。为了易于衡量，采用参数化的源代码，以处理这些系列中的多种器件。DSP和SERDES分析更紧密地与终端应用联系在一起，未涉及以下图表。

采用自我生成模式，可以测量所有器件的功耗电源，并选择供应商的评估版。不过，对不同的评估板还有许多问题。例如，电源可能无法完全与其他电路板的元件相隔离。由于这些原因，需要有去除这些复杂因素的方法。

功耗计算器

此外，工程师在制作电路板之前就想知道功耗，作为设计人员的管理层对电路板/系统制作之后，设计超过功率预算和/或有散热方面的问题是不感兴趣的。这样的设计挑战推动了基于软件的功耗计算器的需求。基于软件的功耗计算器可用于FPGA设计过程之前或之后，当电路板装配完之后，分析所期望的功耗。假设计算器是准确的，设计人员可以用这些工具来作出有意义的比较。



根据前面的说明，或许已经出现警告信息，“假设计算器是准确的”。由于一些供应商的功耗计算器的准确性问题，过去设计人员中有些人甚至可能有一些不愉快的经历。多年来莱迪思一直致力于改善其软件功耗计算工具（见上图）的准确性。我们认为这是市场上最好的和最准确的工具。讨论功耗计算器术语时，将进一步进行讨论。

在此白皮书中，对大部分数据采用的方法是使用每个供应商的功耗估计/计算工具。练习结束时，对功耗计算模式和器件测量模式作了一个比较，以验证准确性。在 25 ° C至85 ° C的温度范围内，测量总的功耗。

假设

作为构建一个用于比较、设计和软件假设的例子如下：

设计假定：

- 静态器件是未编程（空白）的器件
- 编好程序的器件被用于静态、动态和总功耗分析

- 该模式是采用参数化计数器，针对达到12.5 %的活动因子（AF） 。这对应一个6位计数器。6位计数器组与I / O相连，用同样的活动因子。
- 对每一个厂商的器件，以70 %的LUT的利用率为目标
- 每个供应商的器件系列中，最大的封装使用了70 %的 I / O
- 可用EBR位的70 %利用率，配置成双口RAM
- 器件的时钟频率为100兆赫
- 分析中未用DSP模块。虽然我们认为这种分析有利于莱迪思，还有许多不同的供应商的架构，也许FIR或其他DSP功能可能更适合于未来的比较
- SERDES块不包括在此分析之中
- 使用的I / O端有5pF的额外的负载
- 适用于不同封装的结温
- LVCMOS2.5用于 I / O分析

软件假设

用Lattice， Altera和Xilinx现有的最新软件。这些版本如下：

综合、布局和布线：

- Lattice: ispLever 7.2
- Xilinx: ISE Design Suite 10.1
- Altera: Quartus II 8.1

功耗计算工具：

- Lattice:功耗计数器（包含在ispLever 7.2内）
- Xilinx: Xpower (包含在Xilinx ISE Design Suite 10.1内)
- Altera:
 - Power Play (包含在 Altera Quartus II 8.1内)
 - ArriaII GX测试功耗电子表格

功率计算术语

大多数功耗计算器有几种不同的运行模式。这些模式有不同的精度。对于不同的功耗模式，没有标准的行业术语定义。本白皮书的定义为“估计”、“计算”，以及下面提供的“VCD”。这些模式始终适用于每个供应商：

莱迪思的功耗计算器工具支持三种模式：

估计模式：

- 例子: 20 EBR、20K LUT、4个锁相环, 20% AF 等
- 用于架构分析，即前网表
- 布线估计
- 需要提供活性因子（AF）
- 莱迪思的目标是准确度约+10 %

计算模式：

- 要完成设计及综合、布局和布线
- 网表要考虑到工具，使用真正的布线数据
- 需要提供AF
- 莱迪思的目标是+ -5 %的典型精度，最坏情况下+10%的精度


VCD模式：

- 与计算模式相同的网表
- 用户提供模拟的模式，并在文件中记录节点。读取VCD文件（Verilog的变化转储）根据网络分布确定网络上的AF
- 开发为高优先权。目前正在加强
 - （目前顶层支持AF）
- 尚未对准精确的目标

大多数下列数据假设为“估计模式”，除非另有说明。本文没有提及Xilinx和Altera功耗计算器工具的准确性以及他们的有针对性的目标。

Quiescent Device Power (Watt) vs. Number of K LUT4s
TJ = 25°C, Typical Process

* Datapoint taken at approximately 100K LUT4s




上述图表说明了与Altera的StratixII GX， ArriaII GX和Xilinx Virtex5LXT器件系列的比较，展示了LatticeECP3的功耗优势。图表中的曲线为供应商的特定器件在25 °C时相同LUT4²的功耗（瓦）的典型情况，针对预编程静态器件，使用估计模式。

约用了100K LUT4的静态器件功耗：

器件	静态功耗 毫瓦	ECP3比竞争产品低 %	竞争产品X 比ECP3 高
Lattice ECP3-95	147	NA	NA
Altera EP2AGX95D	533	72%	3.6X
Xilinx V5LXT110	975	85%	6.6X
Altera 2SGX90E	1007	86%	6.8X

为什么要显示静态功耗呢？如前所述，静态功耗是功率分析的一个重要组成部分。此外，静态和动态功率（编程后）应加以核查。针对将LatticeECP3器件系列用于参考设计，下面的图表将静态与动态功耗作为总功耗的百分比。（请参阅上面列出的“设计假设”。它们适用于下列表格）。

Static and Dynamic as % of Total




对于莱迪思的器件而言，较小规模的器件静态功耗是很大的，随着器件规模增大，静态功耗降低。静态功耗百分比略有下降，这不太直观，但是可以用固定功耗来解释，如VccAux（偏置电路）参考电路，用于锁相环的模拟电路等。对这个特殊例子，AF和频率的变化在图表中有明显的偏差，动态部分大大超过了静态部分的功耗。

第一张图中展示了莱迪思的器件与竞争产品相比，大大节省了静态功耗。人们会谨慎的问：“总功耗与温度的情况如何？这是很非常重要的指标，也应在系统中予以评估。那么应当如何比较呢？”

Total Power vs. KLUTs
70% Utilization Pattern (No SERDES)
Typical Process, T_J = 85°C

* Datapoint taken at approximately 100K LUT4s




上图使用估计模式，70%的利用率模式（假设加亮部分）器件工作于100MHz的情况，对总功耗做了总结。结温是选择在85°C。与竞争产品相比，Lattice ECP3仍然大大节省了功耗。

Device器件	总功耗（瓦）	ECP3比竞争产品低%	竞争产品X比ECP3高
Lattice ECP3-95	1.013	NA	NA
Altera EP2AGX95D	1.833	45%	1.8X
Xilinx V5LXT110	2.256	55%	2.2X
Altera 2SGX90E	3.619	72%	3.6X

精度

如前所述，已经用功耗估计软件绘制了大部分数据。目前即可获取 ECP3 - 70和 ECP3 - 95器件。基于工艺技术和设计资料，对所有其他莱迪思数据点进行了估计。为了确认使用估计方法是有效和准确的，在受控制的环境下，莱迪思对1152封装的 ECP3 - 95（生产中用1156取代）进行了一些硬件数据点实测，并用莱迪思的功耗计算器软件覆盖了测试范围。

'Calculation Mode' Typical Process Total Power (mW) vs. TJ (°C)



根据参考温度，用热二极管来校准结温。目标结温度为25 °C、55 °C和85 °C。添加了目标结温与实测结温的误差。

实测的部分是在典型的工艺参数内。针对上面的设计³，以上图表呈现了Xilinx、Altera和Lattice功耗计算模式（后布线）曲线，针对计算估计与计算精度，还覆盖了估计模式。

这三个数据点（以红色突出显示）是在负载电路板上测量到的功耗。实测功耗数据点在黄色和绿色曲线（莱迪思分别计算和估计所得的结果）之间。

就精确度而言，在85 °C时莱迪思的“计算模式”大约有<10%的差错。针对这个数据点，“计算模式”是高估的，即实际的功耗低于预计的功耗。对于莱迪思的“估计模式”（绿色曲线）低于实测值，大约有<15%的差错。这是可以接受的，考虑对设计没有进行布线，并对布线做了估计。

ArriaIIGX没有绘图，因为目的是覆盖后布线功耗值，此外，针对准确性添加了莱迪思的测量数目，并进行了比较。目前， ArriaIIGX功耗计算器是测试模式，不支持后布线功能。

考虑到只是莱迪思做的测量中的一部分（焊接到电路板）和测量中有潜在的细微差错，人们可以得出结论，所用的方法（使用功耗计算器）是可行的，准确地逼近了LatticeECP3器件的预期结果。所得结果在莱迪思所期望的精度之内。对于莱迪思功耗计算器和目标的精确度，用户的反馈意见为，这是业界中最好的功耗计算器。

总结

总之，功耗是当今市场的一个重要考虑方面。在FPGA系统中，静态功耗和动态是功耗的重要组成部分，根据其他FPGA产品已经制作了图表。绘制的结果如下：

- ECP3的静态功耗比竞争产品低72 %至85 %（只有竞争产品静态功耗的15 % -28 %）
- ECP3的总功耗比竞争产品低45 %至75 %降（只有竞争产品的总功耗的25 %至55 %）

已经证明莱迪思的功耗计算器软件是一种非常准确的方法，可在设计过程的早期估算出设计结果。实际测量的数据证实了前后布线的精度。

我们深信莱迪思有最好的低功耗、高性价比的FPGA 。莱迪思的功耗计算器软件可以免费（可单机使用）下载。此外，还有可使用的实例。

欲了解更多有关LatticeECP3的信息，请访问莱迪思网站，
<http://www.latticesemi.com/products/fpga/ecp3>或联系销售商
<http://www.latticesemi.com/sales>